(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-245529

(43)公開日 平成7年(1995)9月19日

(51) Int.Cl. ⁶ H 0 3 F	1/22 1/32 3/20	識別記号	庁内整理番号 7509-5 J 9067-5 J 8839-5 J	FΙ			•	技術表示	·箇所
				審查請求	未請求	請求項の数4	OL	(全 7	頁)
(21)出願番号		特願平6-33734		(71)出願人	000004226 日本電信電話株式会社				
(22)出顧日		平成6年(1994)3	(72)発明者	東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内					
				(72)発明者	中津川 東京都干	征士 F代田区内幸町	1丁目:	1番6号	· 日

(54)【発明の名称】 低位相歪電力増幅器

(57)【要約】

【目的】 特別な付加回路を用いずにFET増幅器の入力電力に対する位相変化が小さく、電力効率がよく、モノリシックIC化が容易で低コストな低位相歪電力増幅器を実現する。

【構成】 増幅器として機能するゲート接地FET(ソース接地FET)と、増幅作用のある逆位相歪発生器として機能するソース接地FET(ゲート接地FET)とを組み合わせて構成する。

本発明の低位相変電力増幅器の基本構成


本電信電話株式会社内

本電信電話株式会社内

東京都千代田区内幸町1丁目1番6号 日

(72)発明者 村口 正弘

(74)代理人 弁理士 古谷 史旺



【特許請求の範囲】

【請求項1】 ゲート接地FETを用いた増幅器の前段 にソース接地FETを用いた逆位相歪発生器を接続した ことを特徴とする低位相歪電力増幅器。

【請求項2】 ゲート接地FETを用いた増幅器の後段 にソース接地FETを用いた逆位相歪発生器を接続した ことを特徴とする低位相歪電力増幅器。

【請求項3】 ソース接地FETを用いた増幅器の前段 にゲート接地FETを用いた逆位相歪発生器を接続した ことを特徴とする低位相歪電力増幅器。

【請求項4】 ソース接地FETを用いた増幅器の後段 にゲート接地FETを用いた逆位相歪発生器を接続した ことを特徴とする低位相歪電力増幅器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えば携帯電話機など の無線通信装置において、帯域制限されたディジタル信 号の変調波を低位相歪で高効率に増幅する低位相歪電力 増幅器に関する。

[0002]

【従来の技術】携帯電話機などに使用されている多値P SK変調ディジタル方式の無線通信装置では、送信用電 力増幅器の高出力・高効率化および低歪化が要求されて いる。無線通信装置の低歪化は、増幅器のA級動作によ り実現するのが簡単である。しかし、A級動作は、直流 入力からマイクロ波出力への変換効率が悪い。そこで、 高効率が要求される電池駆動の携帯電話機などではAB 級動作が主流になっている。

【0003】ところが、AB級動作のFET増幅器で は、入力電力に対する出力位相が大きく変化することが 30 わかっている。このような増幅器で多値PSK変調波を 増幅すると出力信号スペクトラムが広がり、隣接チャネ ルへ妨害を与えてしまう。そこで、図11に示すよう に、FETを用いた電力増幅器31の前段にプリディス トーション型の位相歪補償回路32を接続し、そこで逆 方向の位相を発生させて位相歪を打ち消す構成が考えら れている(小倉、「Si-バイポーラトランジスタを用い た簡易型リニアライザ」、1993年電子情報通信学会春季 大会、No. C-73)。

【0004】この位相歪補償回路32は、レベル調整用 40 【0010】 アッテネータ33とSi バイポーラトランジスタを用い た逆位相歪発生器34により構成される。FETを用い た電力増幅器31は、入力電力の増加に伴って通過位相 が進む特性を有する。一方、Si バイポーラトランジス タを用いた逆位相歪発生器34は入力電力の増加に伴っ て通過位相が遅れる特性であり、FETを用いた電力増 幅器31で発生する位相歪と逆の位相歪をあらかじめ入 力信号に与えて注入することにより不要な位相歪を打ち 消す構成になっている。しかし、このような位相歪補償 回路32はSiバイポーラトランジスタを用いているの

で、FETを用いた電力増幅器31とのモノリシックI C化が困難であった。

【0005】図12は、低歪化を図った従来の電力増幅 器の構成を示す(特開平5-152877号)。図にお いて、41は入力端子、42は出力端子、43はソース 接地のFET、44は入力整合回路、45は出力整合回 路、46はFETのゲートバイアス端子、47はFET のドレインバイアス端子、48は非線形抵抗である。

【0006】本構成は、FET増幅器の利得低下による 10 ドレインコンダクタンスGd の増大により位相が進み、 ドレイン・ゲート間コンダクタンスGdgの増大により位 相が遅れることに着目したものである。すなわち、位相 変化を打ち消すように端子電圧に応じて変化する非線形 抵抗48をドレイン・ゲート間に挿入することにより、 FET増幅器の位相変化を小さくする構成になってい る。しかし、このような電力増幅器では、非線形抵抗4 8のような特別な制御素子を用いているので、最適なG dgを作りだすための調整が困難であり、さらにそれを能 動的に制御するには特別な周辺回路が必要になってい

20 た。

[0007]

【発明が解決しようとする課題】従来の電力増幅器にお いて、位相歪を抑えるためにA級動作で使用すれば電力 効率が悪くなる。また、AB級動作時の位相歪を補償す るために従来の位相歪補償回路を付加すれば、モノリシ ックIC化が困難なために装置コストが高くなる。ま た、非線形抵抗を用いた構成においても、ドレイン・ゲ ート間に負帰還がかかるので利得が小さくなり、高出力 ・高効率化が望めなかった。

【0008】本発明は、特別な付加回路を用いずにFE T増幅器の入力電力に対する位相変化が小さく、電力効 率がよく、モノリシックIC化が容易で低コストな低位 相歪電力増幅器を提供することを目的とする。

[0009]

【課題を解決するための手段】本発明の低位相歪電力増 幅器は、増幅器として機能するゲート接地FET(ソー ス接地FET)と、増幅作用のある逆位相歪発生器とし て機能するソース接地FET(ゲート接地FET)とを 組み合わせて構成する。

【作用】本発明では、増幅作用のあるソース接地FET (ゲート接地FET) を用いた逆位相歪発生器での位相 進み(位相遅れ)と、ゲート接地FET(ソース接地F ET)を用いた増幅器での位相遅れ(位相進み)とを組 み合わせることにより、電力増幅器全体の位相歪を打ち 消すことができる。

[0011]

【実施例】図1は、本発明の低位相歪電力増幅器の基本 構成を示す(請求項1)。図において、11は入力端 50 子、12は出力端子、13はソース接地FETを用いた 逆位相歪発生器、14はゲート接地FETを用いた増幅器であり、ソース接地FETを用いた逆位相歪発生器13とゲート接地FETを用いた増幅器14が縦続に接続される。

【0012】なお、逆位相歪発生器13をゲート接地FETとし、増幅器14をソース接地FETとする構成でもよい(請求項3)。また、逆位相歪発生器13と増幅器14の接続を逆にした構成でもよい(請求項2,請求項4)。

【0013】以下、図2~図8を参照して本構成の動作原理について説明する。図2は、ソース接地FET増幅器とゲート接地FET増幅器のAB級動作時の入出力特性を示す。矢印は1dB利得圧縮点を示す。一般に、ソース接地FET増幅器では入力電力の増加に伴って利得が低下するとともに、出力位相が進む方向に変化する。一方、ゲート接地FET増幅器では入力電力の増加に伴って利得が低下するとともに、出力位相が遅れる方向に変化する。

【0014】ここで、ソース接地FET増幅器とゲート接地FET増幅器で位相歪が逆になる要因を解析的に説明する。図3は、非線形FET等価回路を示す。非線形素子としては、Gdg、Cgs、Ggs、Gd が考えられる。そこで、これら4個の非線形素子のうち1つだけをパラ i_1 = $j\omega$ Cgs V1

$$i_2 = (j\omega Cds + Gd) v_2 + g_m v_1$$

メータとして、ハーモニック・バランスを用いた解析法により周波数 $f=1.9 \, \mathrm{GHz}$ での S_{21} の位相変化を調べた。初期値パラメータはゲート幅 $960 \, \mu$ mのFETの小信号Sパラメータを測定し、フィッテングしたものを用いた。図 4 はその結果を示す。(1),(2),(3),(4) は、それぞれGd,Gdg,Cgs,Ggsをパラメータとしたときの位相変化である。ソース接地の場合とゲート接地の場合では、位相の進み遅れが逆になったのはGd をパラメータとした場合だけである。大信号領域すなわち飽和領域に達した場合には、ゲート・ドレイン間でブレークダウン電流が流れ、ゲートのジョットキー接合において順方向リーク電流が流れるので、GdgおよびGgsの増大により位相が進む。一方、低利得の位相変化が生じはじめる初期段階では、Gd およびCgsの増大が特に位相特性に影響を及ぼす。

$$\begin{bmatrix} i_1 \\ i_2 \end{bmatrix} = \begin{bmatrix} j \omega Cgs & 0 \\ g_m & j \omega Cds + Gd \end{bmatrix} \begin{bmatrix} v_1 \\ V_2 \end{bmatrix} \qquad \dots (3)$$

$$S_{21} = \frac{-2 g_m Z_0}{1 + (j\omega Cds + Gd + j\omega Cgs) Z_0 + j\omega Cgs(j\omega Cds + Gd) Z_0^2} \qquad \cdots (4)$$

【0017】これを変形すると、

【数2】

[0018]

$$S_{z_1} = \frac{-2 g_m Z_0}{1 + G d Z_0 - \omega^2 C g s C d s Z_0^2 + j \omega Z_0 (C d s + C g s + G d C g s Z_0)} \qquad \cdots (5)$$

【0019】となる。また、その位相は、

【数3】

[0020]

phase(
$$S_{21}$$
) = π - tan⁻¹ $\left[\frac{\omega Z_0(Cds + Cgs + GdCgsZ_0)}{1 + GdZ_0 - \omega^2 CgsCdsZ_0^2}\right]$...(6)

【0021】となる。ここで、

【数4】

[0022]

$$f(Gd) = \frac{\omega Z_0(Cds + Cgs + GdCgsZ_0)}{1 + GdZ_0 - \omega^2 CgsCdsZ_0^2} = \frac{CGd + D}{AGd + B}$$
 ...(7)

$$g(Cgs) = \frac{\omega Z_0(Cds + Cgs + GdCgsZ_0)}{1 + GdZ_0 - \omega^2 CgsCdsZ_0^2} = \frac{GCgs + H}{ECgs + F} \qquad \cdots (8)$$

6

5

【0023】とおくと、

【数 5 】

[0024]

$$AD - BC = \omega Cds Z_0^2 (1 + \omega^2 Cgs^2 Z_0^2) \qquad \cdots (9)$$

$$EH - FG = -\omega Z_0 \{ (1 + GdZ_0)^2 + \omega^2 Cd^2 Z_0^2 \} \qquad \cdots (10)$$

$$AD-BC>0 \Leftrightarrow \frac{\partial f(Gd)}{\partial Gd} < 0 \Leftrightarrow \frac{\partial phase(S_{21})}{\partial Gd} > 0 \cdots (11)$$

$$EH-FG<0 \Leftrightarrow \frac{\partial f(Cds)}{\partial Cds}>0 \Leftrightarrow \frac{\partial phase(S_{21})}{\partial Cds}<0 \cdots (12)$$

【0025】が成り立つ。よって、ソース接地FETの 場合には、

Gd の増加に応じて位相が進む

Cgsの増加に応じて位相が遅れる

ことがわかる。

【0026】次に、ゲート接地FETについて説明す

$$i_1+i_2=j\omega Cgs v_1$$

らに、解析を簡単にするために、入出力間に直列に入っ ており容量値が小さく位相変化にさほど影響を及ぼさな いと考えられるCdsを省略する。

る。図5(2)はゲート接地FETの等価回路である。さ

【数 6 】

$$i_2 = Gd(v_2 - v_1) - g_m v_1$$
 ...(14)

$$\begin{bmatrix} i_1 \\ i_2 \end{bmatrix} = \begin{bmatrix} g_m + j\omega Cgs + Gd & -Gd \\ -g_m - Gd & Gd \end{bmatrix} \begin{bmatrix} v_1 \\ V_2 \end{bmatrix}$$
 ...(15)

$$S_{21} = \frac{2(g_m + Gd)Z_0}{1 + (2Gd + g_m + j\omega Cgs)Z_0 + j\omega CgsGdZ_0^2}$$
 ···(16)

【0028】これを変形すると、

【数7】

[0029]

$$S_{z_1} = \frac{2(g_m + Gd)Z_0}{1 + (2Gd + g_m)Z_0 + j_\omega CgsZ_0(1 + GdZ_0)} \qquad \cdots (17)$$

【0030】となる。また、その位相は、

【数8】

[0031]

phase(
$$S_{z_1}$$
) = tan⁻¹ $\left(\frac{-\omega \operatorname{Cgs} Z_0(1 + \operatorname{Gd} Z_0)}{1 + (2\operatorname{Gd} + g_m)Z_0}\right)$...(18)

【0032】となる。ここで、

【数9】

[0033]

$$f(Gd) = \frac{\omega Cgs Z_0 (1 + GdZ_0)}{1 + (2Gd + g_m) Z_0} = \frac{CGd + D}{AGd + B}$$
 ...(19)

$$g(Cgs) = \frac{\omega Cgs Z_0 (1 + GdZ_0)}{1 + (2Gd + g_m)Z_0} \qquad \cdots (20)$$

【0034】とおくと、

【数10】

[0035]

$$AD - BC = \omega C ds Z_0^2 (1 - g_m Z_0) \qquad \qquad \frac{8}{\cdots (21)}$$

$$1 - g_m Z_0 < 0 \Leftrightarrow AD - BC < 0 \Leftrightarrow \frac{\partial f(Gd)}{\partial Gd} > 0 \Leftrightarrow \frac{\partial phase(S_{21})}{\partial Gd} < 0$$

$$\frac{\partial g(Cgs)}{\partial Cgs} = \frac{\omega Z_0 (1 + GdZ_0)}{1 + (2Gd + g_m)Z_0} > 0 \Leftrightarrow \frac{\partial phase(S_{21})}{\partial Cgs} < 0 \qquad \cdots (23)$$

【0036】が成り立つ。よって、ゲート接地FETの 場合には、

Gd の増加に応じて位相が遅れる Cgsの増加に応じて位相が遅れる ことがわかる。

【0037】以上のことから、Gd がソース接地FET とゲート接地FETで位相の進み遅れが逆になる主な要 因であることがわかる。図6は、ソース接地FETとゲ ート接地FETのゲート電圧Vgsに対する位相特性を示 す。バイアス点を飽和電流値Idssの1/2から1/10ま で変化させ、1dB利得圧縮点での位相を比較している。 ソース接地FETでは、Idss/4付近で位相変化が小さ く、Idss/10付近に近くなると位相が大きく進む。一 方、ゲート接地FETでは、Idss/4付近で位相が遅 れ、Idss/10付近に近くなると位相変化が小さくなる。 したがって、ソース接地FETでは動作点をIdss/4付 近に設定し、ゲート接地FETでは動作点をIdss/10付 近に設定すると位相歪を低減できる。すなわち、単体で の位相特性の改善には、ソース接地FETでは動作点を Idss/4付近に設定し、ゲート接地FETでは動作点を Idss/10付近に設定すればよい。

【0038】このように、ソース接地FETとゲート接 地FETの位相変化は互いに逆特性になるので、ソース 接地FETとゲート接地FETを縦続に接続し、動作点 を適切に設定すれば、図7に示すように互いの位相歪を 補償することができる。なお、図7は、前段にソース接 地FETを配置し、後段にゲート接地FETを配置した 構成の位相変化−入力電力特性を示し、ΔΡは前段ソー ス接地FETの利得分による位相変化のずれを示す。

【0039】したがって、図1に示す構成のように、ソ ース接地FETを用いた逆位相歪発生器13とゲート接 地FETを用いた増幅器14を組み合わせ、各段ごとの 動作点を最適化することにより、電力増幅器全体で位相 歪を補償することができる。この構成では、ともに増幅 作用のあるFETを組み合わせているので、電力効率が 高くかつモノリシックIC化が容易である。なお、ソー ス接地FETおよびゲート接地FETを3段以上の多段 構成としても、同様に低位相歪電力増幅器を実現するこ とができる。

【0040】図8は、本発明の低位相歪電力増幅器の実 施例構成を示す。なお、本実施例はカスコード型FET 増幅器に適用したものである。図において、カスコード 型FET増幅器は、前段のソース接地FET21のドレ 50 が極めて容易になり、コストを低減することができる。

イン端子と後段のゲート接地FET22のソース端子が カスコード接続される。ソース接地FET21のゲート 10 端子(Vg)、ゲート接地FET22のゲート端子(V c) とドレイン端子 (Vd) に電力を供給するバイアス 回路を有する。入力信号は前段のソース接地FET21 のゲート端子に入力され、後段のゲート接地FET22 のドレイン端子から出力信号が取り出される構成になっ ている。なお、前段のソース接地FET21と後段のゲ ート接地FET22は、上述したようにそれぞれ逆位相 歪発生器および増幅器として機能し、互いの位相歪を補 償することができる。

【0041】ここで、カスコード型FET増幅器の前段 20 のソース接地FET21のゲート電圧(Vg)と、後段 のゲート接地FET22のゲート電圧(Vc)を変化さ せたときの1dB利得圧縮点での出力位相を図9に示す。 各FETともにゲート電圧を負の方向にすると、位相が 小さくなることがわかる。ゲート電圧Vg, Vc を変化さ せることは、両者の電圧配分を変化させることと等価で あり、前段の印加電圧が後段の印加電圧よりも小さいと きに高出力・高効率となる。

【0042】次に、カスコード型FET増幅器で位相変 化が最小になるバイアス点を設定した場合と、電力効率 30 が最大となるバイアス点を設定した場合との比較例を図 10に示す。位相歪を改善するために位相変化が最小に なるバイアス点を設定すると、実際に隣接チャネル漏洩 電力の規定値を満たす範囲では効率が高くなることがわ かる。ここで、ソース接地FETとゲート接地FETに 使用するゲート幅は同じである必要はなく、前後段で大 きさを変えてもよい。

【0043】なお、この回路構成は、飽和領域で動作す る電力増幅器だけでなく、大きな位相変化が問題となる 振幅制限回路などにも適用可能である。

40 [0044]

【発明の効果】以上説明したように、本発明の低位相歪 電力増幅器は、ソース接地FETとゲート接地FETと を組み合わせることにより、増幅器全体の位相歪を打ち 消して低位相歪化を実現することができる。これによ り、多値PSK変調波の増幅時に出力端子におけるスペ クトラムの広がりを小さくでき、隣接チャネルに及ぼす 影響を小さくすることができる。

【0045】また、各FETを同一基板上に作製するこ とができるので、電力増幅器全体のモノリシックIC化 9

また、位相歪を抑えることで増幅器のバックオフを小さくして飽和領域付近での動作が可能となり、使用時の電力効率を高めることができる。

【図面の簡単な説明】

【図1】本発明の低位相歪電力増幅器の基本構成を示す図。

【図2】ソース接地FET増幅器とゲート接地FET増幅器の入出力特性を示す図。

【図3】非線形FET等価回路を示す図。

【図4】非線形FET等価回路の各非線形素子を個別に変化させた場合の位相変化を示す図。

【図5】ソース接地FETおよびゲート接地FETの等価回路を示す図。

【図6】ソース接地FETとゲート接地FETのゲート電圧Vgsに対する位相特性を示す図。

【図7】前段ソース接地FET、後段ゲート接地FET 構成の位相変化-入力電力特性を示す図。

【図8】本発明の低位相歪電力増幅器の実施例構成を示す図。

【図9】ゲート電圧Vg に対する位相変化を示す図。

【図10】バイアス点を変えた場合の入出力特性の比較 結果を示す図。

【図11】低歪化を図った従来の電力増幅器の構成を示

す図。

【図12】低歪化を図った従来の電力増幅器の構成を示す図。


10

【符号の説明】

- 11 入力端子
- 12 出力端子
- 13 ソース接地FETを用いた逆位相歪発生器
- 14 ゲート接地FETを用いた増幅器
- 21 ソース接地FET
- 10 22 ゲート接地FET
 - 31 電力増幅器
 - 32 位相歪補償回路
 - 33 レベル調整用アッテネータ
 - 3 4 逆位相歪発生器
 - 41 入力端子
 - 42 出力端子
 - 43 FET
 - 44 入力整合回路
 - 45 出力整合回路
- 20 46 ゲートバイアス端子
 - 47 ドレインバイアス端子
 - 48 非線形抵抗


【図1】

本発明の低位相歪電力増幅器の基本構成




【図3】

非線形FET等価回路



[図2]

ソース接地FET増福器とゲート接地FET増幅器の入出力特性



【図6】

ソース接地FETとゲート接地FETのゲート電圧Vgsに対する位相特性

